Microprocesador RISC sintetizable en FPGA para fines docentes

Alexandres, S., Muñoz, J.D. y Rodríguez-Morcillo, C.(02/0) .Microprocesador RISC sintetizable en FPGA para fines docentes. .En: . ()

Ficheros (Some files may be inaccessible until you login with your old.e-spacio credentials)
Nombre	Descripción	Tipo MIME		Size
S1E01.pdf	/papers/2008S1E01.pdf		application/pdf
S1E01D01.jpg	S1E01D01.jpg		image/jpeg
S1E01E01.jpg	S1E01E01.jpg		image/jpeg
S1E01E02.jpg	S1E01E02.jpg		image/jpeg
S1E01E03.jpg	S1E01E03.jpg		image/jpeg
S1E01E04.jpg	S1E01E04.jpg		image/jpeg
S1E01E05.jpg	S1E01E05.jpg		image/jpeg
S1E01E06.jpg	S1E01E06.jpg		image/jpeg
S1E01E07.jpg	S1E01E07.jpg		image/jpeg
S1E01E08.jpg	S1E01E08.jpg		image/jpeg
S1E01E09.jpg	S1E01E09.jpg		image/jpeg
S1E01R01.jpg	S1E01R01.jpg		image/jpeg
S1E01R02.jpg	S1E01R02.jpg		image/jpeg
S1E01R03.jpg	S1E01R03.jpg		image/jpeg

Titulo	Microprocesador RISC sintetizable en FPGA para fines docentes
Autor(es)	Alexandres, S. Muñoz, J.D. Rodríguez-Morcillo, C.
Materia(s)	diseño Flex FPGA hardware MIPS RISC
Resumen	En esta comunicación se presenta una arquitectura RISC de 16 bits lo suficientemente simple como para poder ser abordada en un curso introductorio de diseño de sistemas digitales, pero lo suficientemente compleja como para poder desarrollar aplicaciones reales con ella.
Editor(es)	Universidad Pontificia de Comillas. ICAI
Fecha	02/07/2008
Formato	application/pdf
Identificador	../papers/2008S1E01.pdf taee:congreso-2008-1021
Idioma	es
Versión de la publicación	publishedVersion
Nivel de acceso y licencia	info:eu-repo/semantics/openAccess http://creativecommons.org/licenses/by-nc-nd/4.0
Tipo de recurso	conferenceObject
Tipo de acceso	Acceso abierto

Tipo de documento:	Ponencia de Congreso
Collections:	Set de openaire Set de ponencias Set de ponencias Microprocesadores I

Contador de citas:	Search Google Scholar
Estadísticas de acceso:	574 Visitas, 1970 Descargas - Estadísticas en detalle
Creado:	Fri, 02 Oct 2009, 05:30:46 CET

old.e-spacio