Search Results (Author:"SantiagoEmilioAchaAlegre")

Resultados de la Navegación (1739)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Página 3 de 35

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12  siguiente › última »

Refinar

  Search Relevance Visitas Descargas
Circuito biestable R-S activo al nivel bajo. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  8.24 328 50
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 382 67
Problema propuesto 5.3.5 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 209 71
Problema propuesto 5.4.15 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 187 57
Circuito que permite el cambio de nivel a ambos flancos activos de una señal. (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 235 63
Problema propuesto 4.15.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 235 65
Circuito combinacional que detecta la igualdad de dos números de 2 bits cada uno (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 208 82
Tablas cíclicas y método de Petrick (tabla de implicantes primos). (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 1469 170
Fuentes digitales. Generador de tensión rectangular. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  8.24 265 78
Obtención de las funciones simplificadas f1,f3 y sus circuitos lógicos. (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 237 45
Circuito biestable R-S activo al nivel alto. (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 306 61
Problema propuesto 7.5.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 237 59
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto (I3). (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 321 68
Problema propuesto 5.5.3 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 199 56
Circuito biestable J-K síncrono activo por flanco de bajada..1 (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 373 57
Problema propuesto 5.10 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 226 77
Problema propuesto 8.1.1 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 239 70
Puertas inversoras de distintas subfamilias (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 223 60
Estructura interna de una unidad aritmético-lógica. Operación aritmética A+B. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 300 71
Circuito demultiplexor de 4 canales de salida (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 471 77
Problema propuesto 8.5 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 262 67
Problema resuelto 2.7.1 (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 206 51
Circuito combinacional que detecta la igualdad de dos números de 2 bits cada uno (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 203 51
Problema propuesto 4.8.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 222 66
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 286 67
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto (I1 e I3). (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 324 72
Decodificador 2-4 (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 316 79
Comportamiento de una puerta lógica XOR (tabla de verdad). (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 411 50
Circuito sumador-restador de 4 bits en complemento a dos con detector de desbordamiento Ov (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 2197 441
Interfaz HC a CMOS mediante puerta en drenador abierto y pull-up (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 237 67
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel bajo. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 250 62
Circuito biestable J-K síncrono activo por flanco de bajada. (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 308 64
ADC instantáneo de 3 bits (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 451 81
Circuito combinacional que detecta la igualdad de dos números de dos bits cada uno. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  8.24 277 71
Interfaz HC a CMOS mediante puerta en drenador abierto y pull-up (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 234 48
Problema propuesto 5.5.2 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 243 69
Circuito biestable D síncrono activo por nivel. (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 451 73
Estructura interna del codificador sin prioridad. Codificador 8 a 3 activo con nivel alto . (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 259 70
Circuito biestable D síncrono activo por flanco de subida. (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 301 57
Problema propuesto 5.4.7 (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 218 46
Problema propuesto 5.3.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 185 61
Problema propuesto 7.7 (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 243 81
Estructura interna de una unidad aritmético-lógica. Operación A+A. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 267 62
Problema propuesto 4.7.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 206 68
Circuito lógico de un generador de paridad (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 292 69
ADC por aproximaciones sucesivas. (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 703 91
Estructura interna del decodificador. Tabla de verdad de un decodificador 2 a 4 sin habilitación [2]. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 360 75
Estructura interna del decodificador. Decodificador 2 a 4 deshabilitado. (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 310 81
DAC de 8 bits de resistencias ponderadas1 (Requiere Plataforma OrCAD 9.1 ó superior)  8.24 245 66
Problema propuesto 7.3.2 (Requiere Plataforma MicroCAP 9.0 ó superior)  8.24 228 56

Página 3 de 35

Páginas:    «primera ‹anterior  1 2 3 4 5 6 7 8 9 10 11 12  siguiente › última »