

## CONCEPCIÓN DE UN MICROPROCESADOR: DE LA ESPECIFICACIÓN A LA REALIZACIÓN

M.J. BELLIDO<sup>1</sup>, J. JUAN-CHICO<sup>1</sup>, P. RUIZ DE CLAVIJO<sup>1</sup> Y A.J. ACOSTA<sup>2</sup>

<sup>1</sup>Departamento de Tecnología Electrónica, Universidad de Sevilla

<sup>2</sup>Departamento de Electrónica y Electromagnetismo, Universidad de Sevilla

También Instituto de Microelectrónica de Sevilla (IMSE)-CNM-CSIC

Avda. Reina Mercedes, s/n 41012 Sevilla.

*En este trabajo se presenta la metodología seguida en el desarrollo de una asignatura cuyo contenido básico es el diseño de microprocesadores como circuitos VLSI. El aspecto más importante de la metodología es el desarrollo en paralelo de los contenidos teóricos de la arquitectura de los procesadores, con la parte práctica del diseño de circuitos VLSI. Esto permite empezar a desarrollar a nivel práctico un microprocesador en el 2º mes del curso. A medida que se avanza en el diseño teórico se va avanzando en el diseño práctico, de forma que al final del cuatrimestre se llega al diseño completo del procesador.*

### 1. Introducción

Las nuevas tecnologías están produciendo un impacto muy fuerte en casi todos los aspectos de la sociedad y, en particular, en los procesos de enseñanza-aprendizaje que se desarrollan en la actividad docente. Estas nuevas tecnologías abren nuevas vías que permiten mejorar significativamente la calidad de la enseñanza

En este trabajo pretendemos mostrar la metodología que estamos siguiendo en la asignatura "Diseño de Computadores: Síntesis lógica" de carácter cuatrimestral y aborda lo que es el proceso de diseño de un microprocesador como Sistema Digital VLSI perteneciente a la titulación de Ingeniería en Informática de la Universidad de Sevilla y cuyo objetivo es analizar en que consiste y como llevar a cabo el proceso de diseño de un microprocesador como CID. La alta complejidad de este sistema conduce a una automatización del proceso de diseño empleando herramientas software.


El trabajo está organizado como sigue: en el siguiente apartado se presenta la metodología docente que se sigue en la asignatura. Posteriormente se analiza el desarrollo práctico de la misma y finalizaremos mostrando las conclusiones más relevantes obtenidas en los años de desarrollo de la asignatura.

### 2. Metodología docente del diseño de Microprocesadores como circuitos VLSI

El diseño de microprocesadores como circuitos VLSI incluye dos aspectos diferenciados: por una parte, la arquitectura de microprocesadores y, por otra, el proceso de diseño de circuitos Integrados Digitales (CID). La primera es una parte mas bien teórica que se imparte en las aulas de clase mientras que, la segunda, es una parte enormemente práctica que, para poder desarrollarse adecuadamente, necesita de un laboratorio equipado adecuadamente.

Disponer de un laboratorio que permita desarrollar el proceso de diseño CID es el primer problema con que nos encontramos. El alto coste que supone montar un laboratorio con estaciones de trabajo en las que puedan ejecutarse entornos de diseño de CID comerciales y

profesionales como Desig FrameWork II de Cadence, hacen inviables esta alternativa en muchas instituciones académicas. La alternativa que hemos seguido nosotros es, emplear las aulas informáticas de la propia facultad, equipadas con PC'S y buscar dentro del software de libre distribución un entorno que se ajustara a las necesidades que tenemos. El entorno elegido ha sido ALLIANCE [1]. Este es un entorno de diseño de CID completo que opera bajo sistema operativo LINUX (en su nueva versión también para Windows) que permite recorrer todos los pasos del proceso de diseño.




**Figura 1:** Método TOP-DOWN de diseño de C.I.D. y Metodología de diseño con ALLIANCE

En la figura 1 se muestra como se debe desarrollar el proceso de diseño cuando se emplea el entorno ALLIANCE. La entrada del diseño se realiza mediante una descripción del circuito en el lenguaje VHDL pero restringido a las capacidades que puede manejar ALLIANCE. Es lo que vamos a llamar VHDL-ALLIANCE. Este es un HDL que permite manejar datos en vez de bits (nivel RT) pero, en cambio, las operaciones que podemos realizar con ellos están restringidos a almacenamiento y operaciones lógicas (nivel lógico). Por ello, decimos que la entrada en ALLIANCE se realiza entre el nivel RT y el nivel lógico. Es, por tanto, necesario recorrer manualmente el proceso de diseño hasta la descripción lógica del movimiento de datos por el sistema. A partir de este momento, operando con las herramientas de que se compone ALLIANCE, es posible realizar automáticamente las tareas de síntesis y verificación

### 3. Desarrollo práctico del Diseño de Microprocesadores

En la figura 2, se muestran los seis bloques de que consta la asignatura y cómo se relacionan entre sí. Existen dos partes claramente diferenciadas pero que se desarrollan en paralelo. En una de ellas se presenta la arquitectura del procesador (en nuestra signatura se ha elegido el Simple RISC Computer - SRC[2]) y se realiza el proceso de diseño manual. Esto es, partiendo del ISA (conjunto de instrucciones y registros accesible al programador) se propone y desarrolla una arquitectura básica de la ruta de datos realizando su diseño hasta el nivel RT,

además, se propone una estructura para la unidad del control. En la otra parte de la asignatura, se presenta en que consiste el proceso de diseño de Circuitos Integrados Digitales VLSI, y posteriormente, se aplica el entorno ALLIANCE a dicho proceso.



**Figura 2:** Estructura de las enseñanzas de Diseño de Computadores: Síntesis Lógica

Cuando se ha impartido el conocimiento básico de ALLIANCE los alumnos comienzan a desarrollar el diseño de los diferentes componentes que forman el procesador. Para facilitar la tarea de diseño y, además, ir acompasando con la parte de descripción y diseño a nivel RT del procesador, se van editando sucesivamente en el tiempo, cuatro boletines de prácticas que sirven como guías de las diferentes tareas que deben seguir los alumnos en el diseño completo del SRC. Cada uno de estos boletines abarcan una tarea del diseño del microprocesador tal como se muestra en la Tabla 1.

Boletín	Componentes a diseñar	Fases del diseño	Herramientas de ALLIANCE
1	Registros internos de la ruta de datos, IR, PC MA, MD, REG[32..0]	Descripción de comportamiento (fichero.vbe) Optimización lógica (bop) (fichero_bop.vbe)	Asimut Bop Scmap
2	ALU y resto de componentes de la ruta de datos	Simulación lógica (asimut) (fichero.pat y fichero_sim.pat)	
3	Unidad de control		
4	Ensamblaje del SRC	Descripción estructural completa del SRC Optimización fan-out y temporal Diseño del Layout del src Extracción y verificación del Layout	asimut, glop, src, ring, lvx, yagle proof

**Tabla 1:** Boletines de prácticas.

El objetivo final es obtener el layout del procesador completo, en la medida de lo posible libre de errores (figura 3). El layout que se obtiene es típico de la estructura de celdas estándar generado con las herramientas scr (Standart Cell Router) y ring (el anillo de pads). Este es el aspecto más flojo que presenta la herramienta ALLIANCE, esto es, la construcción de layouts de circuitos complejos ya que, si bien funciona, la herramienta scr no es la más apropiada para generar el layout de estos circuitos. Para el diseño de un procesador sería más adecuado construir el layout de los bloques más complejos y costosos, aplicando en la medida de lo posible técnicas de compactación y posteriormente unirlos con herramientas de routing automático. En la versión actual de ALLIANCE existen algunas herramientas que permitirían

afrontar este proceso de generación de layout. No obstante, el procedimiento se hace tan complicado que nosotros hemos decidido no incorporarlo a las guías de diseño de la asignatura aunque se cuentan a los alumnos y se les da la libertad para emplearlo.




Figura 3: Ejemplo de layout completo del procesador SRC, obtenido con ALLIANCE

#### 4. Conclusiones

Tras dos años de desarrollo hemos obtenido algunos resultados de interés para la asignatura. En primer lugar, el trabajo que pretende realizarse, diseño del procesador SRC como Circuito VLSI, [3] es de gran envergadura lo que provoca que los alumnos necesiten mas tiempo del disponible en las horas de clase de la asignatura para afrontarlo adecuadamente. Por ello las horas dedicadas a prácticas ganan mas importancia porque es el momento adecuado para intentar resolver los problemas que se van encontrando con el diseño. La envergadura del trabajo conduce a que si no se fuerza al alumno de algún modo a comenzar a desarrollarlo desde el primer momento, dejando el trabajo completo para el final del curso, se hace inviable. Por ello planteamos dividir el diseño en dos partes de forma que la primera, la implementación de la ruta de datos, la evaluamos a mitad del curso y, el diseño completo al final. En los cursos desarrollados hemos comprobado que entorno al 80% de los alumnos realizan el diseño del procesador completo, aunque sólo un porcentaje mínimo realizan una verificación exhaustiva del mismo.

Por otra parte, tras dos años, la asignatura sigue su proceso de maduración de manera que se van depurando aspectos inicialmente incluidos, pero, a la vista de los resultados, no tan necesarios y, en cambio, se incluyen nuevas capacidades sobre todo en la arquitectura del procesador que se está diseñando.

#### Referencias

- [1] Alain Greiner, François Pêcheux: "Alliance: A complete Set of CAD Tools for teaching VLSI Design" Lab. MASI/CAO-VLSI, Institut de Programmation Université Pierre et Marie Curie. 1998 Paris.
- [2] Vicent P.Heuring, Harry F.Jordan "Computer Systems Desing and Architecture"
- [3] P. Ruiz de Clavijo Vázquez, M.J. Bellido y J. Juan-Chico: "Tutorial de diseño del microprocesador SRC" Servicio de publicaciones del Departamento de Tecnología Electrónica. Universidad de Sevilla. Noviembre 1999. N° TESP - 9904 - 019